

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号  
特開2001-237341  
(P2001-237341A)

(43) 公開日 平成13年8月31日 (2001.8.31)

(51) Int. Cl. <sup>7</sup>	識別記号	F I	チエクト* (参考)
H 0 1 L 23/12		H 0 1 L 21/60	S 1 1 S 5 F 0 4 4
21/60	S 1 1	23/12	L

審査請求 有 請求項の数 11 O L (全 15 頁)

(21) 出願番号 特願2000-43665 (P2000-43665)

(22) 出願日 平成12年2月21日 (2000.2.21)

(71) 出願人 000004237

日本電気株式会社  
東京都港区芝五丁目7番1号

(72) 発明者 本多 広一

東京都港区芝五丁目7番1号 日本電気株  
式会社内

(74) 代理人 100090158

弁理士 藤巻 正憲


Fターム (参考) 5F044 LL01 QQ02 QQ03 QQ04

(54) 【発明の名称】 フリップチップ型半導体装置及びその製造方法

(57) 【要約】

【課題】 再利用が可能であると共に、実装信頼性が優れ、且つ製造コストが低廉なフリップチップ型半導体装置及びその製造方法を提供する。

【解決手段】 半導体基板1上にパッド電極2及びパッシベーション膜3が形成されている。パッシベーション膜3上に絶縁性樹脂層4が形成されており、電極2の上方には開口部6が形成されている。基板1上にパッド電極接着メタル膜7が再配線パターン状に形成され、このメタル膜7上にメッキ給電層メタル膜8及びCuメッキ層11が順次形成されて配線層が形成されている。配線層上に金属ポスト電極15が形成されている。各ポスト電極15の上に半田バンプ16が形成され、半田バンプ16と整合する位置にこの半田バンプ16の直径よりも大きな穴が形成されたサポート板17が設けられており、サポート板17と半導体基板1との間に絶縁性樹脂層20が形成されている。これにより、半田バンプ16に作用する応力が緩和される。



15: 金属ポスト電極  
16: 半田バンプ  
17: サポート板

(2) 001-237341 (P2001-237341A)

## 【特許請求の範囲】

【請求項1】 半導体基板と、この半導体基板の上に形成されたパッド電極と、前記パッド電極の上が開口するように前記半導体基板の全面に形成された絶縁膜と、前記パッド電極及び前記絶縁膜の上にパターンニングされた配線部と、前記配線部の上に形成される電極と、前記電極の上に形成される金属バンプと、前記金属バンプに整合する位置にこの金属バンプの直径よりも大きな穴を有し前記半導体基板の上方に相当間隔をあけて前記金属バンプが突出するように配置されるサポート板と、前記半導体基板と前記サポート板との間に前記電極を埋設するように形成された絶縁性樹脂層と、を有することを特徴とするフリップチップ型半導体装置。

【請求項2】 前記金属バンプは前記電極との接合部の周囲が前記絶縁性樹脂層により覆われていることを特徴とする請求項1に記載のフリップチップ型半導体装置。

【請求項3】 前記サポート板は導電性材料からなり、その表面に絶縁膜及び金属膜がこの順で形成され、前記金属バンプのうち、接地電位となる金属バンプが導電性接合剤により前記金属膜に接続されていることを特徴とする請求項1又は2に記載のフリップチップ型半導体装置。

【請求項4】 前記サポート板は絶縁性材料からなり、その表面に金属膜が形成され、前記金属バンプのうち、接地電位となる金属バンプが導電性接合剤により前記金属膜に接続されていることを特徴とする請求項1又は2に記載のフリップチップ型半導体装置。

【請求項5】 前記絶縁性樹脂層は、エポキシ系樹脂、シリコン系樹脂、ポリイミド系樹脂、ポリオレフィン系樹脂、シアネートエステル系樹脂、フェノール系樹脂、ナフタレン系樹脂及びフルオレン系樹脂からなる群から選択された1種以上の樹脂を含有することを特徴とする請求項1乃至4のいずれか1項に記載のフリップチップ型半導体装置。

【請求項6】 前記絶縁膜は感光性材料からなることを特徴とする1乃至5のいずれか1項に記載のフリップチップ型半導体装置。

【請求項7】 前記絶縁膜は熱分解温度が200℃以上であることを特徴とする請求項1乃至6のいずれか1項に記載のフリップチップ型半導体装置。

【請求項8】 半導体基板の上にパッド電極を形成する工程と、前記半導体基板の全面に絶縁膜を形成した後前記パッド電極上の前記絶縁膜を除去して開口部を形成する工程と、前記半導体基板の全面に金属薄膜層を形成した後パターンニングして配線部を形成する工程と、前記半導体基板の全面にレジスト膜を形成した後パターンニングして前記配線部上のレジスト膜を除去して開口部を形成しこの開口部に電極を形成する工程と、前記電極の上に金属バンプを形成する工程と、前記金属バンプが配置された位置に整合する位置にこの金属バンプの直径よりも

大きな穴が形成されたサポート板を、前記半導体基板の上方に相当間隔あけて配置する工程と、前記半導体基板と前記サポート板との間に絶縁性樹脂を注入する工程とを有することを特徴とするフリップチップ型半導体装置の製造方法。

【請求項9】 前記サポート板は導電性材料からなり、その表面に絶縁膜及び金属膜がこの順で形成されており、前記金属バンプのうち、接地電位となる金属バンプに位置する前記サポート板の穴に導電性接合剤を埋め込む工程を有することを特徴とする請求項8に記載のフリップチップ型半導体装置の製造方法。

【請求項10】 前記サポート板は絶縁性材料からなり、その表面に金属膜が形成されており、前記金属バンプのうち、接地電位となる金属バンプに位置する前記サポート板の穴に導電性接合剤を埋め込む工程を有することを特徴とする請求項8に記載のフリップチップ型半導体装置の製造方法。

【請求項11】 前記サポート板を前記半導体基板の上方に配置する工程は、前記半導体基板の両端に相当間隔の厚さを有する治具を設けこの治具の上に前記サポート板を載置する工程であることを特徴とする請求項8乃至10のいずれか1項に記載のフリップチップ型半導体装置の製造方法。

## 【発明の詳細な説明】

## 【0001】

【発明の属する技術分野】本発明は多層配線基板上に半導体チップを搭載したフリップチップ型半導体装置及びその製造方法に関し、特に再利用可能であり、実装信頼性が優れ、且つ製造コストが低廉なフリップチップ型半導体装置及びその製造方法に関する。

## 【0002】

【従来の技術】図16(a)は従来のフリップチップ型半導体装置を示す模式図、(b)は従来のフリップチップ型半導体装置の実装状態を示す模式図である。

【0003】図16(a)に示すように、従来のフリップチップ型半導体装置100においては、チップの周辺部又は活性領域上に所定の配列でエリアアレー配列されている外部端子の上に半田、Au又はSn-Ag系合金等の金属性材料からなる突起状の半田バンプ101が形成されている。

【0004】このフリップチップ型半導体装置100は、最終的に使用する人の側でフリップチップ型半導体装置100のバンプ配列パターンと同一パターンに形成されている電極パッド(図示せず)が形成されている多層配線基板102(実装基板)に実装される。このフリップチップ型半導体装置100を多層配線基板102に実装する際に、バンプ材料が半田である場合には、フラックスを使用したIRリフロー(赤外線リフロー)工程で半導体装置100は実装される。

【0005】しかしながら、従来のフリップチップ型半

(3) 001-237341 (P2001-237341A)

導体装置100は、多層配線基板102に実装した後、多層配線基板102とフリップチップ型半導体装置100との間の線膨張係数の不一致（ミスマッチ）により、実装信頼性のうち、特に温度サイクル特性が多るという問題点が生じる。このような問題点を解決するために、従来、以下のような施策が施されている。

【0006】先ず、多層配線基板の線膨張係数をシリコンの線膨張係数に近づけるために、材料としては高価であるAlN、ムライト又はガラスセラミックス等のセラミック系の材料を使用して、線膨張係数のミスマッチを最小限にし、これにより、実装信頼性を向上させるという試みがなされてきた。この試みは、実装信頼性の向上という観点では効果があったものの、多層配線基板の材料が高価なセラミック系材料を使用しているため、一般的には最高価格帯のスーパーコンピュータ又は大型コンピュータ等に適用用途が限定されてしまう。

【0007】これに対して、近年、価格が比較的安価で、且つ線膨張係数が高い有機系材料を使用した多層配線基板と半導体チップとの間に、アンダーフィル樹脂を配置して、フリップチップ半導体装置を実装することにより、実装信頼性を向上できる技術が提案されている。このように、アンダーフィル樹脂を半導体チップと有機系材料を使用した多層配線基板との間に配置することにより、半導体チップと有機系材料を使用した多層配線基板との間に存在するバンプ接合部に働くせん断応力を分散させ、実装信頼性を向上させることができる。このように、アンダーフィル樹脂を、半導体チップと有機系材料製の多層配線との間に介在させることにより、安価な有機系材料を使用した多層配線基板を使用することができる。

【0008】

【発明が解決しようとする課題】しかしながら、この従来技術においては、アンダーフィル樹脂内にボイドが存在した場合、又は、アンダーフィル樹脂と半導体チップとの界面及びアンダーフィル樹脂と有機系材料を使用した多層配線基板との界面の接着特性が悪い場合には、製品の吸湿リフロー工程で、前記界面の剥離現象が発生して、製品が不良になってしまうという問題点がある。このため、この従来技術により、確実にフリップチップ型半導体装置の低コスト化を推進できるというものではなかった。

【0009】また、一般的にフリップチップ型半導体チップは性能が高いLSIに使用されるため、製品自体が高価である。よって、多層配線基板にフリップチップ型半導体チップを実装したあとの電気選別工程で、半導体チップ以外の部分で不良となった場合には、良品の半導体チップは再利用する必要がある。しかしながら、半導体チップと有機系材料を使用した多層配線基板との間にアンダーフィル樹脂が介在している場合に、再利用はほぼ不可能である。この場合、有機系材料を使用した多

層配線基板を含めた周辺のデバイスも含めて不良となってしまうため、有機系材料を使用した多層配線基板を使用すれば低コスト化が推進できるというものではなかった。

【0010】一方、半導体チップにセラミック系の多層配線基板を使用した場合には、セラミック系材料の線膨張係数を最適化することにより、アンダーフィル樹脂の必要性がなくなるので、良品の半導体チップの再利用工程は比較的容易となる。

【0011】図17(a)はフリップチップ型半導体装置の取り外し方法を示す模式図、(b)は取り外し後のフリップチップ型半導体装置を示す模式図である。半導体装置100を再利用するときには、加熱吸着ツール103に形成された排気管104に接続された真空装置（図示せず）により、加熱吸着ツール103を半導体装置100に吸着させ、そして、ヒータ105により半導体装置100を高温に加熱し、半導体基板100の裏面の半田バンプ101を溶融し半導体装置100を多層配線基板102から引き上げる。このようにして、良品の半導体装置100の取り外しが可能である。

【0012】しかしながら、半導体装置100を引き離す際に、半導体装置100を高温に加熱するので、取り外し後の半導体装置100の半田バンプ101又は半田バンプ101と半導体装置100とのバリアメタル接合部及び半導体装置100の活性領域を保護する目的で形成されているポリイミド（PI）系の有機材料又はSiO等の無機系の材料で構成されているパッシベーション膜に損傷を与えてしまう。このため、良品の半導体チップを不良にしてしまうことがあった。このように、上述の課題があったため、従来技術では良品のフリップチップ型半導体チップの再利用は困難であるという問題点がある。

【0013】本発明はかかる問題点に鑑みてなされたものであって、再利用が可能であると共に、実装信頼性が優れ、且つ製造コストが低廉なフリップチップ型半導体装置及びその製造方法を提供することを目的とする。

【0014】

【課題を解決するための手段】本発明に係るフリップチップ型半導体装置は、半導体基板と、この半導体基板の上に形成されたパッド電極と、前記パッド電極の上が開口するように前記半導体基板の全面に形成された絶縁膜と、前記パッド電極及び前記絶縁膜の上にバターニングされた配線部と、前記配線部の上に形成される電極と、前記電極の上に形成される金属バンプと、前記金属バンプに整合する位置にこの金属バンプの直径よりも大きな穴を有し前記半導体基板の上方に適當間隔をあけて前記金属バンプが突出するように配置されるサポート板と、前記半導体基板と前記サポート板との間に前記電極を埋設するように形成された絶縁性樹脂層と、を有することを特徴とする。

(4) 001-237341 (P2001-237341A)

【0015】本発明においては、半導体基板の上に絶縁性樹脂層が形成されているので、金属バンパに熱応力又は機械的応力が加わった場合でも、この絶縁性樹脂層の弾性により、金属バンパに作用する応力は緩和されるので、半導体基板に形成された活性領域等をより一層保護することができ、半導体装置の実装信頼性が向上する。また、従来のようにアンダーフィル樹脂を使用していないので、多層配線基板を含めた周辺デバイス等に損傷を与えることなく、半導体装置を再利用することができる。更に、絶縁性樹脂層に埋設された電極の上に形成され、且つサポート板の表面から突出するように金属バンパが形成されているので、半導体基板から金属バンパまでの高さを高くすることができる。このため、半導体装置を多層配線プリント基板等を実装した場合に、半導体基板と多層配線プリント基板との間隔であるスタンドオフ高さを高くすることができる。このため、半導体基板と多層配線プリント基板との線膨張係数の不一致により、相互の基板間でずれが生じた場合にも、そのずれ量を小さくすることができ、実装信頼性のうち、特に、温度サイクル特性を向上させることができる。

【0016】また、本発明においては、前記金属バンパは前記電極との接合部の周囲が前記絶縁性樹脂層により覆われていることが好ましい。これにより、金属バンパと電極との接合部が補強されるので、金属バンパの接合部の機械的強度が向上し外部応力に対する保護効果が向上する。

【0017】更に、本発明においては、例えば、前記サポート板は導電性材料からなり、その表面に絶縁膜及び金属膜がこの順で形成され、前記金属バンパのうち、接地電位となる金属バンパが導電性接着剤により前記金属膜に接続されている構成とすることができる。また、例えば、前記サポート板は絶縁性材料からなり、その表面に金属膜が形成され、前記金属バンパのうち、接地電位となる金属バンパが導電性接着剤により前記金属膜に接続されている構成とすることができる。これにより、金属膜をGNDプレーン機能として活用することができるので、パッケージ形態でのGND系のインダクタンスの低減、EMI（電磁波障害）シールド効果及びクロストークノイズの低減等の電気的特性を向上させることができる。

【0018】更にまた、本発明においては、前記絶縁性樹脂層は、エポキシ系樹脂、シリコン系樹脂、ポリイミド系樹脂、ポリオレフィン系樹脂、シアネートエステル系樹脂、フェノール系樹脂、ナフタレン系樹脂及びフルオレン系樹脂からなる群から選択された1種以上の樹脂を含有することが好ましい。

【0019】また、本発明においては、前記絶縁膜は透光性材料からなるものとすることができる。また、前記絶縁膜は熱分解温度が200℃以上であることが好ましい。

【0020】本発明に係るフリップチップ型半導体装置の製造方法は、半導体基板の上にパッド電極を形成する工程と、前記半導体基板の全面に絶縁膜を形成した後前記パッド電極上の前記絶縁膜を除去して開口部を形成する工程と、前記半導体基板の全面に金属薄膜層を形成した後パターニングして配線部を形成する工程と、前記半導体基板の全面にレジスト膜を形成した後パターニングして前記配線部上のレジスト膜を除去して開口部を形成しこの開口部に電極を形成する工程と、前記電極の上に金属バンパを形成する工程と、前記金属バンパが配置された位置に適合する位置にこの金属バンパの直径よりも大きな穴が形成されたサポート板を、前記半導体基板の上方に適当間隔あけて配置する工程と、前記半導体基板と前記サポート板との間に絶縁性樹脂を注入する工程とを有することを特徴とする。

【0021】本発明においては、半導体基板の状態での加工処理により、各パッケージを製造することができるため、従来の個片状態から各パッケージを製造するパッケージング方法に比べて工程を大幅に削減することができるので、コストの大幅な削減が可能になる。

【0022】また、本発明においては、前記サポート板は導電性材料からなり、その表面に絶縁膜及び金属膜がこの順で形成されており、前記金属バンパのうち、接地電位となる金属バンパに位置する前記サポート板の穴に導電性接着剤を埋め込む工程を有することが好ましい。

【0023】更に、本発明においては、前記サポート板は絶縁性材料からなり、その表面に金属膜が形成されており、前記金属バンパのうち、接地電位となる金属バンパに位置する前記サポート板の穴に導電性接着剤を埋め込む工程を有することが好ましい。

【0024】更にまた、本発明においては、前記サポート板を前記半導体基板の上方に配置する工程は、例えば前記半導体基板の両端に適当間隔の厚さを有する治具を設けこの治具の上にサポート板を載置するものである。

【0025】

【発明の実施形態】以下、本発明の実施例に係るフリップチップ型半導体装置及びその製造方法について添付の図面を参照して詳細に説明する。図1は本発明の第1の実施例に係るフリップチップ型半導体装置を示す断面図、図2は図1のA部の拡大図である。本実施例のフリップチップ型半導体装置においては、半導体基板1の上にチップ単位でチップの外周に位置するように、外部端子電極として、パッド電極2が形成されている。この電極2の間の半導体基板1は活性領域面1aになっている。活性領域面1a及び半導体基板1の上の外縁部にパッシベーション膜3が形成されている。パッシベーション膜3の上に再配線層を保護するために絶縁性樹脂層4が形成されている。そして、電極2の上方には開口部6が形成されている。

【0026】電極2及び絶縁性樹脂層4の上に配線層と

(5) 001-237341 (P2001-237341A)

して、パッド電極接着メタル膜7、メッキ給電層メタル膜8及びCuメッキ層11がこの順番で順次形成されている。そして、この配線層は再配線パターン状にパターンニングされており、再配線パターン部11aが形成されている。そして、再配線パターン部11aには外部端子形成用ランド部11bが形成されている。

【0027】活性領域1aの上に位置するランド部11bの上に金属ポスト電極15が形成されている。各ポスト電極15の上に半田バンパ16が形成されている。図2に示すように、半田バンパ16と整合する位置にこの半田バンパ16の直径よりも大きな穴が形成されたサポート板17が、このサポート板17から半田バンパ16が突出するように、半導体基板1と適当な間隔をあけて設けられている。このサポート板17と半導体基板1との間には半田バンパ16に作用した応力を緩和するため、絶縁性樹脂層20が形成されている。そして、電極2は半田バンパ16を介して実装基板の対応する各電極に接続される。

【0028】本実施例においては、フリップチップ型半導体装置のバッシペーション膜3の上に絶縁樹脂層20が形成されているので、上述の如く、加熱吸着ツールを使用して半導体装置を再使用しようとしたときに、半田バンパ16に熱応力及び機械的応力が加わっても、この絶縁樹脂層20の弾性によりこれらの応力が緩和され、バッシペーション膜3及び活性領域1aは従来の半導体装置に比べてより一層保護されるので、実装信頼性が向上する。このため、再使用可能なフリップチップ型半導体装置を提供することができる。また、従来のようにアンダーフィル樹脂を使用していないので、多層配線基板を含めた周辺のデバイス等に損傷を与えることなく、半導体装置を再利用することができる。

【0029】また、本実施例においては、最終的に使用する人の側でプリント配線基板に実装する用途で形成されている半田バンパ16を絶縁性樹脂層20で囲まれている金属ポスト電極15上に形成しているため、スタンドオフ高さを高くすることができる。このため、半導体装置を多層配線プリント基板等に実装した状態で熱等が加わった場合に、半導体基板と多層配線プリント基板との線膨張係数のミスマッチにより、これらの基板が相互にずれた場合であっても、そのずれ量を小さくすることができる。よって、半田バンパ16に作用する応力を小さくことができ、基板の剥離等を防止することができる。このように、実装信頼性を向上させることができ、特に、温度サイクル特性を向上させることができる。

【0030】更に、本実施例においては、金属ポスト電極15の上に形成されている半田バンパ16の下方部及び半田バンパ16と金属ポスト電極15との接合部の周囲が絶縁性樹脂により覆われているので、金属ポスト電極15と半田バンパ16との接合部が絶縁性樹脂層20

により補強され、この樹脂層20の補強効果により、半田バンパ16自身の機械的強度が向上し、外部応力に対する保護効果が向上する。このため、最終パッケージ形態における基板への実装信頼性が向上する。このように、本実施例においては、スタンドオフ高さを高くすることができ、且つ絶縁性樹脂層20による応力緩和効果も加わるため、半田バンパ16に作用する応力をより一層緩和することができるので、実装信頼性が優れたフリップチップ型半導体装置を提供することができる。

【0031】次に、本発明の実施例に係るフリップチップ型半導体装置の製造方法について説明する。図3(a)及び(b)、図4(a)乃至(c)、図5(a)乃至(c)、図6(a)乃至(c)、図7(a)乃至(c)、図8(a)及び(b)、図9(a)及び(b)、図10(a)及び(b)、図11(a)及び(b)及び図12は本発明の実施例に係るフリップチップ型半導体装置の製造方法を工程順を示す断面図である。

【0032】先ず、図3(a)に示すように、半導体基板1の上に、外部端子電極として、例えばAl又はCu等からなるパッド電極2を半導体チップ毎に半導体チップの外周部に位置するように形成する。そして、パッド電極2の外周部及び活性領域面1aの上に、例えばSiO<sub>2</sub>等の無機系材料又はポリイミド等の有機系材料からなるバッシペーション膜3を形成する。

【0033】次に、図3(b)に示すように、パッド電極2及びバッシペーション膜3の上に、例えばポリイミド等の有機系材料からなる絶縁性樹脂層4を形成する。この絶縁性樹脂層4により、後に形成する再配線層を保護する機能が達成される。なお、絶縁性樹脂層4に熱硬化成分の材料が配合されている場合には、樹脂成分の架橋反応を促進させ所定の物性値を得るために所定の温度で加熱処理する。また、絶縁性樹脂層4はその熱分解温度が200℃以上である樹脂材料であることが好ましい。絶縁性樹脂層4の熱分解温度が200℃以上であると、半田バンパ16を形成する際に、例えば約200℃に加熱してリフローしても熱分解して電極2とCuメッキ層11との接続を妨げることがない。

【0034】次に、図4(a)に示すように、絶縁性樹脂層4の上にフォトレジスト膜5を形成する。

【0035】次に、図4(b)に示すように、フォトレジスト膜5に、例えばフォトリソグラフィ法により露光及び現像を施し、フォトレジスト膜5をパターンニングし、パッド電極2に整合する位置に開口部5aを形成する。

【0036】次に、図4(c)に示すように、フォトレジスト膜5をマスクにして、絶縁性樹脂層4を、例えばエッチング法等により除去しパッド電極2に到達する開口部6を形成する。

【0037】次に、図5(a)に示すように、フォトレ

(6) 001-237341 (P2001-237341A)

ジスト膜5を剥離して除去する。また、絶縁性樹脂層4が感光性材料で形成されている場合は、前記フォトレジスト膜5を形成する必要はなく、そのまま、直接、絶縁性樹脂層4に露光及び現像処理を施し絶縁性樹脂層4をパターンニングして開口部6を形成してもよい。

【0038】次に、図5(b)に示すように、半導体基板1の全面に再配線層の下地金属薄膜層として、例えばTi系合金又はCr等の金属材料からなるパッド電極接着メタル膜7を、例えばスパッタリング法等により形成する。パッド電極接着メタル膜7はパッド電極2材料との密着性が良好で、金属相互拡散が少なく、且つ絶縁性樹脂層4との密着特性が良好であることが好ましい。

【0039】次に、図5(c)に示すように、メタル膜7の上に、再配線層のメッキ給電層の機能を果たす電気抵抗が低い特性を有するメッキ給電層メタル膜8を、例えばスパッタリング法等により形成する。このメッキ給電層メタル膜8は、例えばCu等の金属材料である。

【0040】次に、図6(a)に示すように、再配線層を電解メッキ処理により形成するため、メッキ給電層メタル膜8の上の全面にフォトレジスト膜9を形成する。

【0041】次に、図6(b)に示すように、例えばフォトリソグラフィ法により所定の再配線パターン部だけメッキ給電層メタル膜8が露出するように露光・現像し、フォトレジスト膜9をパターンニングする。これにより、レジスト残部10がメタル膜8の上に残置する。

【0042】次に、図6(c)に示すように、メッキ給電層メタル膜8の上に、例えば電解Cuメッキ処理によりCuメッキ層11を形成する。これにより、パッド電極接着メタル膜7、メッキ給電層メタル膜8及びCuメッキ層11からなる配線層が形成される。この配線層は再配線パターン状に形成されている。再配線パターン部11aには外部端子形成用ランド部11bが形成されている。

【0043】次に、図7(a)に示すように、パターン処理されたレジスト残部10を除去しメッキ層11に開口部12を形成しメッキ給電層メタル膜8を露出させる。

【0044】次に、図7(b)に示すように、半導体基板1の全面に膜厚が厚いフォトレジスト膜13を形成する。

【0045】次に、図7(c)に示すように、フォトレジスト膜13に露光・現像を施し、部分的にフォトレジスト膜13を除去して外部端子形成用ランド部11bが露出するように開口部14を形成する。このとき、フォトレジスト膜13の現像性が悪い場合には、フォトレジスト膜13にプラズマ表面処理技術を使用したドライエッチング処理により現像性を確保してもよい。

【0046】次に、図8(a)に示すように、メッキ給電層メタル膜8を給電層として、例えば電解メッキ処理にて、前記外部端子形成用ランド部11bの上に開口さ

れた開口部14に、例えばCu又はNi等の金属材料からなる金属ポスト電極15を形成する。このとき、形成された各金属ポスト電極15の高さのばらつきが大きい場合には、半導体基板1の外周部にダミーベタパターンを追加する等にして半導体基板1の有効領域内の陰極電流密度分布が均一化する手段を講じてよい。

【0047】次に、図8(b)に示すように、フォトレジスト膜13を除去処理し、外部端子形成用ランド部11bの上に形成された金属ポスト電極15を露出させる。

【0048】次に、図9(a)に示すように、Cuメッキ層11をマスクにして、例えばウェットエッチング法又はドライエッチング法を使用して開口部12の底部にあるメッキ給電層メタル膜8を除去する。

【0049】次に、図9(b)に示すように、Cuメッキ層11をマスクにして、開口部12の底部にあるパッド電極接着メタル膜7を除去処理し各再配線パターン部11aを電気的に絶縁させる。これにより、各再配線パターン部11aを電気的に独立させることができる。

【0050】次に、図10(a)に示すように、金属ポスト電極15の上にフラックスを供給し、その後、半田ボール(図示せず)を搭載し加熱リフローして外部端子として半田バンパ16を各電極15の上に形成する。このとき、フラックスの活性が高い場合には、半田バンパ16を形成した後に、フラックスを洗浄しサンプルの清浄度を確保することが好ましい。

【0051】次に、図10(b)に示すように、半導体基板1の両側部に所定の高さを有する高さ調整用治具19を配置し、半田バンパ16の直径よりも大きい穴径を有する穴が半田バンパ16の配置パターンと同一パターンに形成されたサポート板17を、金属ポスト電極15及び半田バンパ16にサポート板17及び穴の内周面が接触しないように高さ調整用治具19上に載置する。これにより、金属ポスト電極15の周囲及び半田バンパ16とポスト電極15との接合部まで達するように絶縁性樹脂を所定の厚みで充填することができる。なお、サポート板17には予め絶縁性樹脂注入用の樹脂注入部18が設けられている。また、サポート板17の材質としては、導電材料及び絶縁材料のいずれの材料でもよい。

【0052】次に、図11(a)に示すように、サポート板17に設けられた樹脂注入部18から絶縁性樹脂を注入し、サポート板17と半導体基板1との間を絶縁性樹脂で満たし絶縁性樹脂層20を形成する。これにより、金属ポスト電極15の周辺及び半田バンパ16とポスト電極15との接合部が絶縁性樹脂で覆われる。

【0053】次に、図11(b)に示すように、半導体基板1の端部に設置された高さ調整用治具19を取り除く。ここで、絶縁性樹脂層20が、例えば熱硬化性樹脂からなる場合には、所定の条件で樹脂硬化(キュア)させてもよい。

(7) 001-237341 (P2001-237341A)

【0054】次に、図12に示すように、半導体基板1をダイシングブレード21により半導体チップ毎に切断し、半導体基板1の状態から半導体チップの状態へ分割する個片化処理をする。これにより、図1に示すようなフリップチップ型半導体装置を製造することができる。

【0055】本実施例においては、半導体基板1の状態での加工処理にて各パッケージを製造することが可能となるため、従来の個片状態から各パッケージを製造するパッケージング方法に比べて工程を大幅に削減することが可能となり、コストの大幅な削減が可能となる。

【0056】次に、本発明の第2の実施例について説明する。図13は本発明の第2の実施例に係るフリップチップ型半導体装置を示す断面図である。なお、図1及び図2に示す第1の実施例と同様の構成物には同一符号を付しその詳細な説明は省略する。

【0057】本実施例においては、第1の実施例と比較してサポート板17aの上に、例えばポリイミドからなる絶縁層（図示せず）が形成され、この絶縁層の上に、例えばCuからなる金属箔層30が形成されており、この金属箔層30が導体パターン状に配置されている。また、半田バンプ16a、16b、16cのうち、GND系外部端子となる半田バンプ16aとサポート板17a上の金属箔層30とが穴に導電性接着剤31を埋め込むことにより接続されている点と異なり、それ以外は第1の実施例と同様である。なお、金属ポスト電極15の上に形成されている半田バンプ16a、16b、16cは、通常、外部端子の電気的機能としてGND系外部端子、Sig（信号）系外部端子又は電源系外部端子であるが半導体素子の設計段階から予め決められている。

【0058】本実施例においては、第1の実施例と比較して、導体パターン付きサポート板17a中の金属箔層30をGNDプレーン機能として活用することができるため、パッケージ形態でのGND系インダクタンスの低減、EMIシールド効果及びクロストークノイズの低減等の電気的特性を向上する効果を得ることができる。

【0059】次に、本実施例のフリップチップ型半導体装置の製造方法について説明する。図14（a）及び（b）は本発明の第2の実施例に係るフリップチップ型半導体装置の製造方法を工程順を示す断面図。図15（a）及び（b）は図14（a）及び（b）の次の工程を工程順に示す断面図である。

【0060】本実施例においては、第1の実施例の製造方法と比較して図10（a）に示す製造工程までは同一の工程であり、この次の工程から説明する。

【0061】図14（a）に示すように、半導体基板1の両側部に所定の高さを有する高さ調整用治具19を配置し、半田バンプ16a、16b、16cの直径よりも大きい穴径を有する穴が半田バンプ16a、16b、16cの配置パターンと同一パターンに形成されたサポート板17aを、金属ポスト電極15及び半田バンプ16

a、16b、16cにサポート板17a及び穴の内周面が接触しないように高さ調整用治具19上に載置する。これにより、金属ポスト電極15の周囲及び半田バンプ16a、16b、16cとポスト電極15との接合部まで達するように絶縁性樹脂を所定の厚みで充填することができる。また、サポート板17aには予め絶縁性樹脂注入用の樹脂注入部18が設けられている。更に、サポート板17aの上には、例えばポリイミドからなる絶縁層が形成され、この絶縁層の上に、例えばCuからなる金属箔層30が形成されている。この金属箔層30は導体パターン状に配置されている。なお、サポート板17aの材質としては、導電材料及び絶縁材料のいずれの材料でもよい。

【0062】次に、図14（b）に示すように、前記半導体基板1の上に形成されている半田バンプ16a、16b、16cのうち、GND系外部端子である半田バンプ16aと導体パターン付きサポート板17aに形成された穴との隙間部分に対して導電性接着剤31を埋め込む。このとき、必要に応じて所定の条件で導電性接着剤31に加熱硬化処理を施してもよい。

【0063】次に、図15（a）に示すように、導体パターン付きサポート板17aの樹脂注入部18から絶縁性樹脂を注入し、金属ポスト電極15の周辺及び半田バンプ16とポスト電極15との接合部まで絶縁性樹脂を充填しサポート板17aと半導体基板1との間に絶縁性樹脂層20を形成する。このとき、絶縁性樹脂層20を形成する方法としては、絶縁性樹脂層20となる注入される液状樹脂が流れ特性が極めて優れている場合には、絶縁性樹脂をボッチングにより樹脂注入部18から注入させることができる。これにより、絶縁性樹脂を半導体基板1とサポート板17aとの間に容易に充填させることが可能である。

【0064】次に、図15（b）に示すように、半導体基板1の両側部に設置されている高さ調整用治具19を取り除く。このとき、絶縁性樹脂層20が熱硬化性樹脂からなる場合には、所定の条件で樹脂硬化処理を行い、その後、高さ調整用治具19を取り外してもよい。

【0065】次に、第1の実施例と同様に、半導体基板1をダイシングブレード21により半導体チップ毎に切断し、半導体基板1の状態から半導体チップの状態へ分割する個片化処理をする。これにより、図13に示すようなフリップチップ型半導体装置を製造することができる。

【0066】本実施例においては、上述の如く、第1の実施例と比較して電気的特性が優れたフリップチップ型半導体装置をウエハレベルの加工処理にて各パッケージを製造することが可能となるため、従来の個片状態から各パッケージを製造するパッケージング方法に比べて工程を大幅に削減することができるので、コストの大幅な削減が可能になる。

(8) 001-237341 (P2001-237341A)

【0067】上述にいずれの本実施例においても、絶縁性樹脂層20として、ポリイミド系樹脂を使用した、特にこれに限定されるものではなく、エポキシ系樹脂、シリコン系樹脂、ポリオレフィン系樹脂、シアネートエステル系樹脂、フェノール系樹脂、ナフタレン系樹脂及びフルオレン系樹脂からなる群から選択された1種以上の樹脂を含有するものとすることができる。

【0068】

【発明の効果】以上詳述したように本発明によれば、半導体基板の上に絶縁性樹脂層が形成されているので、金属バンプに熱応力又は機械的応力が加わった場合でも、この絶縁性樹脂層の弾性により、金属バンプに作用する応力は緩和されるので、半導体装置の実装信頼性が向上する。また、従来のように、アンダーフィル樹脂を使用していないので、多層配線基板を含めた周辺のデバイス等に損傷を与えることなく、半導体チップを再利用することができる。更に、絶縁性樹脂層に埋設された電極の上に形成され、且つサポート板の表面から突出するように金属バンプが形成されているので、スタンドオフ高さを高くすることができる。これにより、半導体装置を多層配線プリント基板等に実装した場合に、半導体基板と多層配線プリント基板との線膨張係数の不一致により、相互の基板間でずれが生じた場合にも、そのずれ量を小さくすることができる。このため、特に、温度サイクル特性を向上させることができる。

【0069】また、本発明においては、半導体基板の状態での加工処理により、各パッケージを製造することができるため、従来の個片状態から各パッケージを製造するパッケージング方法に比べて工程を大幅に削減することができるので、コストの大幅な削減が可能になる。

【図面の簡単な説明】

【図1】本発明の第1の実施例に係るフリップチップ型半導体装置を示す断面図である。

【図2】図1のA部の拡大図である。

【図3】(a)及び(b)は本実施例に係るフリップチップ型半導体装置の製造方法を工程順を示す断面図である。

【図4】(a)乃至(c)は図3(a)及び(b)の次工程を工程順に示す断面図である。

【図5】(a)乃至(c)は図4(a)乃至(c)の次工程を工程順に示す断面図である。

【図6】(a)乃至(c)は図5(a)乃至(c)の次工程を工程順に示す断面図である。

【図7】(a)乃至(c)は図6(a)乃至(c)の次工程を工程順に示す断面図である。

【図8】(a)及び(b)は図7(a)乃至(c)の次工程を工程順に示す断面図である。

【図9】(a)及び(b)は図8(a)及び(b)の次工程を工程順に示す断面図である。

【図10】(a)及び(b)は図9(a)及び(b)の次工程を工程順に示す断面図である。

【図11】(a)及び(b)は図10(a)及び(b)の次工程を工程順に示す断面図である。

【図12】図11(a)乃至(c)の次工程を工程順に示す断面図である。

【図13】本発明の第2の実施例に係るフリップチップ型半導体装置を示す断面図である。

【図14】(a)及び(b)は本発明の第2の実施例に係るフリップチップ型半導体装置の製造方法を工程順に示す断面図である。

【図15】(a)及び(b)は図14(a)及び(b)の次の工程を工程順に示す断面図である。

【図16】(a)は従来のフリップチップ型半導体装置を示す模式図、(b)は従来のフリップチップ型半導体装置の実装状態を示す模式図である。

【図17】(a)はフリップチップ型半導体装置の取り外し方法を示す模式図、(b)は取り外し後のフリップチップ型半導体装置を示す模式図である。


【符号の説明】

- 1; 半導体基板
- 2; パッド電極
- 3; パッシベーション膜
- 4; 絶縁性樹脂層
- 5、13; フォトリソ膜
- 5a、6、12; 開口部
- 7; パッド電極接着メタル膜
- 8; メッキ給電層メタル膜
- 9; フォトリソ膜
- 10; レジスト残部
- 11; Cuメッキ層
- 11a; 再配線パターン部
- 11b; 外部端子形成用ランド部
- 14; 開口部
- 15; 金属ポスト電極
- 16、16a、16b、16c、101、101a; 半田バンプ
- 17; サポート板
- 18; 樹脂注入部
- 19; 高さ調整用治具
- 20; 絶縁性樹脂層
- 21; ダイシングブレード
- 30; 金属箔層
- 31; 導電性接着剤
- 100; フリップチップ型半導体装置
- 102; 多層配線基板
- 103; 加熱吸着ツール
- 104; 排気管
- 105; ヒータ




(9) 001-237341 (P2001-237341A)

【図1】




15; 金属ゲート電極  
16; 半田パンフ  
17; サポート板

【図2】




17; サポート板  
20; 絶縁性樹脂層

【図3】



1; 半導体基板  
2; パッド電極  
3; パッシベーション層  
4; 絶縁性樹脂層


【図12】




20; 絶縁性樹脂層 21; ダイシングブレード

(電0) 01-237341 (P2001-237341A)


【図4】



【図5】




【図16】




(41) 101-237341 (P2001-237341A)

【図6】




【図7】




(電 2) 01-237341 (P2001-237341A)

【図8】




15: 金属ポスト電極

【図9】


11: Cuメッキ層  
15: 金属ポスト電極

【図13】


16a、16b、16c: 半田バンパ  
17a: シポート板  
30: 金属箔層

(電3) 01-237341 (P2001-237341A)

【図10】




【図11】




(図4) 01-237341 (P2001-237341A)

【図14】




【図15】



(図5) 01-237341 (P2001-237341A)

【図17】



**This Page is Inserted by IFW Indexing and Scanning  
Operations and is not part of the Official Record**

**BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

- ☐ **BLACK BORDERS**
- ☐ **IMAGE CUT OFF AT TOP, BOTTOM OR SIDES**
- ☐ **FADED TEXT OR DRAWING**
- ☐ **BLURRED OR ILLEGIBLE TEXT OR DRAWING**
- ☐ **SKEWED/SLANTED IMAGES**
- ☐ **COLOR OR BLACK AND WHITE PHOTOGRAPHS**
- ☐ **GRAY SCALE DOCUMENTS**
- ☐ **LINES OR MARKS ON ORIGINAL DOCUMENT**
- ☐ **REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY**
- ☐ **OTHER:** \_\_\_\_\_

**IMAGES ARE BEST AVAILABLE COPY.**

**As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.**